PATENT ABSTRACTS OF JAPAN

(11)Publicati n numb r:

08-339699

(43)Date f publicati n f applicati n: 24.12.1996

(51)Int.CI.

G11C 29/00 611C 11/413

G11C 11/408 G11C 11/401

(21)Application number: 08-135062

(71)Applicant:

INTERNATL BUSINESS MACH CORP (IBM)

(22)Date of filing:

29.05.1996

(72)Inventor:

TOSHIAKI KIRIHATA

WONG HING

(30)Pri rity

Priority number: 95 477063

Priority date: 07.06.1995


Priority country: US

(54) ROW DECODER AND DRAM

(57)Abstract:

PROBLEM TO BE SOLVED: To shorten the time required for discriminating a d fective semiconductor memory chip.

SOLUTION: A latch row decoder for RAM. This decoder 200 is provided with a set/r set latch circuit 202 which is set when it is addressed and kept set until it is reset with a PRE signal, address selecting logic circuits (208, 210, and 212), a res tting device 214, and gate/word line drivers (218, 220, 222, and 224). The latch circuit enables the four word line drivers when it is set. The latch decoder 200 can be selected continuously during tests, but the decoder 200 is not reset and the drivers are kept enabled until the tests are completed. Therefore, s veral r all word lines can be enabled during the tests. A RAM with the latch dec der 200 has an ordinary random access mode and at least four test modes.



LEGAL STATUS

[Date f request for examination]

[Date f final disposal for application]

14.08.1998

[Date of sending the examiner's decision of rejection]

[Kind f final disposal of application other than the examiner's d cisi n of rejection or application converted registration]

[Patent number]

3282967

[Dat f registration]

01.03.2002

[Number of appeal against examiner's decision of rejection]

[Dat frequ sting appeal against examin r's d cisi n of

rej cti n]

[Dat f xtincti n fright]

C pyright (C); 1998,2000 Japan Pat nt Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-339699

(43)公開日 平成8年(1996)12月24日


(51) Int.Cl. ⁶	識別記号	FΙ	技術表示箇所
G11C 29/00	303	G11C 29/00	303B
11/413		11/34	302A
11/408			341D
11/401			354B
			371A
		審查請求 未請求	R 請求項の数12 OL (全 12 頁)
(21) 出願番号	特顧平8-135062	(71)出顧人 39000	9531
		インタ	ーナショナル・ビジネス・マシーン
(22)出顧日	平成8年(1996)5月29日	オ・コ	!一ポレイション
		INI	ERNATIONAL BUSIN
(31)優先権主張番号	477063	ESS	MASCHINES CORPO
(32)優先日	1995年6月7日	RATION	
(33)優先権主張国	米国 (US)	アメリカ合衆国10504、ニューヨーク州	
		アーモ	ンク (番地なし)
		(72)発明者 トシア	゚キ・キリハタ
		アメリ	カ合衆国 12590 ニューヨーク州
		ワッピンガーズ フォールズ タウン	
		ピュー	・ ドライブ 38
		(74)代理人 弁理士	· 合田 潔 (外·2名)
	- 最		最終頁に続く
		<u></u>	

(54) 【発明の名称】 行デコーダおよびDRAM

(57)【要約】

【課題】 欠陥半導体メモリ・チップを識別するのに必要な時間を軽減する。

【解決手段】 RAM用のラッチ行デコーダである。こ のデコーダ200は、アドレスされるとセットされPR E信号によってリセットされるまでセットされたままで あるセット・リセットラッチ回路202と、アドレス選 択論理回路 (208, 210, 212) と、リセット・ デバイス214と、ゲート・ワードライン・ドライバ (218, 220, 222, 224) とを備えている。 ラッチ回路は、セットされると、4個のワードライン・ ドライバをイネーブルする。テスト中、ラッチ・デコー ダを連続適に選択することができるが、リセットされ ず、テストが終わるまでドライバをイネーブルのままと する。したがってテスト中、幾本かの、またはすべての ワードラインを、同時にドライブすることができる。ラ ッチ・デコーダを有するRAMは、通常のランダム・ア クセス・モードと、少なくとも4つのテスト・モードと を有している。



【特許請求の範囲】

【請求項1】行アドレスに応答する行デコーダにおいて、

行グループを選択するデコード手段と、

前記選択された行グループを、リセットまで選択状態に 保持するラッチ手段と、

前記行グループの各々の行選択信号を個々にドライブするドライバ手段と、

前記選択された行グループを選択解除するために、前記 ラッチ手段をリセットするリセット手段と、を備える行 デコーダ。

【請求項2】前記デコード手段は、3入力NANDゲートである、請求項1記載の行デコーダ。

【請求項3】前記ラッチ手段は、1対の交差結合インバータである、請求項1記載の行デコーダ。

【請求項4】前記行グループは、4本の行であり、前記 リセット手段はPFETである、請求項1記載の行デコ ーダ。

【請求項5】行冗長ディスエーブル信号に応答して、前記行グループの選択をディスエーブルする手段を、さらに備える請求項1記載の行デコーダ。

【請求項6】前記行選択信号は、ラッチ部分デコーダから発生され、前記ラッチ部分デコーダは、前記ラッチ手段とは無関係にリセットされる、請求項1記載の行デコーダ。

【請求項7】メモリ・アレイを備え、前記メモリ・アレイは、行および列で配列され、前記行の少なくとも1つのグループは、請求項1記載の行デコーダによって選択され、ドライブされる、DRAM。

【請求項8】行アドレスに応答する行デコーダにおいて、

行グループを選択するデコード手段と、

行冗長ディスエーブル信号に応答して、前記行グループ の選択をディスエーブルする手段と、

前記選択された行グループを、リセットまで選択状態に 保持するラッチ手段と、

前記行グループの各々の行選択信号を個々にドライブするドライバ手段と、

前記選択された行グループを選択解除するために、前記 ラッチ手段をリセットするリセット手段とを備え、

前記行選択信号は、ラッチ部分デコーダから発生され、 前記ラッチ部分デコーダは、前記ラッチ手段とは無関係 にリセットされる、行デコーダ。

【請求項9】メモリ・アレイを備え、前記メモリ・アレイは、行および列で配列され、行アドレスに応答する行デコーダを有する、DRAMにおいて、

行グループを選択するデコード手段と、

前記選択された行グループを、リセットまで選択状態に 保持するラッチ手段と、

前記行グループの各々の行選択信号を個々にドライブす

るドライバ手段と、

前記選択された行グループを選択解除するために、前記 ラッチ手段をリセットするリセット手段と、を備えるD RAM。

【請求項10】前記デコード手段は、3入力NANDゲートである、請求項9記載のDRAM。

【請求項11】前記ラッチ手段は、1対の交差結合インバータである、請求項9記載のDRAM。

【請求項12】前記行グループは、4本の行であり、前記リセット手段はPFETである、請求項9記載のDRAM。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般には半導体メモリ、特に半導体メモリのテストに関するものである。 【0002】

【従来の技術】メモリセルの欠陥およびメモリアレイの欠陥には、多くの原因、したがって多くの特徴がある。分離されたセルの障害は、たとえ1つであっても、アレイ中に広がり、多くの場合、同じ付近の多数のセルが故障する。多数セル障害が発生すると、障害は、ワードライン障害(すなわち同一ワードライン・アドレスにあるセルの障害)、ビット(またはコラム)ライン障害(すなわち、同一ビットラインにあるセルの障害)、またはこれらの両方の障害に分けられる。これらの多数セル障害の原因は、変化する。したがって、メモリアレイは、欠陥セルを検出するために、広範囲にわたってテストされる。

【0003】多くの場合、欠陥のあるチップは、修理することができる。欠陥セルは、検出されると、アレイ内にスペアセルが設けられているならば、スペアセルと電気的に取り換えることができる。セル障害の修理のために、オンチップ・スペアセルを設けることは、技術上、オンチップ冗長性として既知である。代表的な最新の冗長方法は、1本以上のスペア行(行冗長性)および/または1本以上のスペア列(列冗長性)を有している。これらのスペア行/列は、フューズ・プログラマブル・デコーダを有している。このデコーダは、欠陥行/列のアドレスに応じてプログラムでき、同時に、欠陥セルを有する行/列の選択をディスエーブルする。修理されたチップは、電気的に、完全に良品のチップと見分けることはできない。

・ブロック110は、集合して全RAMアレイを形成す る。したがって例えば、16Mb RAMは、各1Mb の16個のサブアレイ・ブロック110を有している。 ブロックのサイズ, サブアレイのサイズ、および1個の ブロック110あたりのサブアレイ106の数は、相互 に依存し、性能および論理目的に基づいて選択される。 【0005】1本のワードライン112が選択され、ハ イにドライブされると、サブアレイ106がアクセスさ れる。アクセスされたセルからのデータは、ビットライ ン108と冗長ピットライン102、104とに同時に 与えられる。冗長デコーダがスペア列をアドレスするか 否かを決定するのを可能にするのに十分な、所定の最小 遅延の後、各サブアレイ内で冗長ピットライン102, 104が選択される。各サブアレイにおいて、選択され たピットライン108または冗長ピットライン102, 104は、ローカル・データライン(LDL)114に 接続される。LDL114は、マスタ・データライン (MDL) 116に接続される。MDL116は、各サ ブアレイ・ブロック110内の対応するサブアレイ10 6を接続する。データは、サブアレイ106とMDL1 16上のチップI/Oとの間を、転送される。

【0006】図2は、サブアレイ106のトランジスタ ・レベルの回路図である。隣接するワードライン11 2,118に接続されたセル120,122は、また、 各ピットライン対の対向ライン124,126に接続さ れる。したがって、ワードライン112の半分(例え ば、偶数アドレスのワードライン)が、ビットライン対 の一方のライン124上のセル120を選択する。残り の半分のワードライン118 (奇数アドレスのワードラ イン)は、ピットライン対の他方のライン126上のセ ル122を選択する。各セルの記憶キャパシタ128 は、代表的には、トレンチ・キャパシタまたは高密度の スタック構造である。技術上既知のように、FETが通 過させる最大電圧は、そのゲート・ソース電圧 (Vgs) からFETのターンオン電圧すなわちスレショルド電圧 (V_7) を引いた電圧、すなわち $V_{08}-V_7$ である。し たがって、ビットライン124,126が電源電圧レベ μV_{id} (または V_{ii}) にチャージされ、ワードライン 1 12, 118がまた V_{id} にあれば、最大のビットライン 信号、すなわち記憶キャパシタ128に記憶されたまた は記憶キャパシタ128から読取られた電圧は、Vul-V₁である。したがって、ビットライン信号を最大にす るには、ワードライン112,118を、読取りまたは 書込み中に、典型的には少なくとも V_{id} + V_{i} に昇圧 し、Vはが、セルに書込まれ/セルから読出されるよう にする。この昇圧レベルは、Vpと呼ばれ、通常、オン チップで発生される。

【0007】図2の回路の動作を、図3のタイミング図に従って説明する。"1"をアレイに記憶して、センスアンプ140を、予め定めた"1"状態にセットする。

したがって、"1"がビットライン124ハイおよびビ ットライン126ローと定義されると、セルの記憶キャ パシタ128をチャージすることによって、"1"がセ ル120(およびビットライン124に接続されたすべ ての他のセル)に記憶される。逆に、セル122の記憶 キャパシタ138をチャージすることによって、"1" がセル122(およびピットライン126に接続された すべての他のセル)に記憶される。セル120または1 22を選択する前は、アレイは、その定常状態の待機状 態にある。等化トランジスタ134のゲート132がハ イに保持されると、ピットライン124,126の電圧 は、 V_{ii} /2に等しくされる。ワードライン (WL) 1 12, 118および選択ライン (CSL) 146は、待 機中ローに保持される。従来技術のRAMでは、簡単な リセット可能ラッチ回路 (図示せず) によって、各ワー ドラインがローにクランプされる (ハイにドライブされ なければ)。ワードライン112 (または118) がハ イにドライブされると、ワードライン112上の各セル 120において、セル・パスゲート130はターンオン され、セルの記憶キャパシタ128を対のライン124 に接続する。したがって、記憶キャパシタ128とライ ン124との間で、電荷が転送される。代表的には、ビ ットライン・キャパシタンスは、記憶キャパシタ128 のキャパシタンスよりも少なくとも10倍大きい。した がって、ライン124の電圧は、記憶キャパシタ128 に1が記憶されると上昇し、記憶キャパシタ128に0 が記憶されると低下する。ビットライン124と記憶キ ャパシタ128との間の電荷転送を最大にするために は、ワードライン112を $V_{pp} \ge V_{id} + V_{T}$ に昇圧させ る。ビットライン対の他のライン126は、そのプリチ ャージ電圧レベルVは/2に保持され、センスアンプ1 40の基準電圧として働く。

【0008】十分な電荷が転送されて"1"または "0"を検出するのに十分な遅延の後、センスアンプ1 40がセットされる。センスアンプは、センスアンプ・ イネーブル(SAE)ライン142をハイに、その反転 ライン144をローにドライブすることによって、セッ トされる。ピットライン対124,126に転送される データは、ビットライン対124,126上で増幅さ れ、再ドライブされる。これは、センスアンプ124を セットし、セル120に記憶されたデータに基づいて、 ビットライン124,126を、ハイ/ローまたはロー /ハイにすることにより行われる。センスアンプのセッ トは、検出されたデータを、選択されたセル120に書 込む。センスアンプをセットすることによって、すべて のピットライン124,126が再ドライブされると、 セグメント選択信号 $(SEGE_i)$ は、ドライブCSL 146をハイに立上げて、各アクセスされたサブアレイ 106内の1つの列を選択する。 CSL146上のハイ は、選択された再ドライブ・ビットライン対124,1

26を、パスゲート152を経て、LDL148, 150 に接続する。CSLタイミングは、 $SEGE_i$ にほぼ同じであるが、それよりわずかに遅延している。

【0009】障害セルを識別するためのメモリチップのテストは、複雑であり、障害の各種類を識別するように構成された特殊なテスト・パターンを必要とする。セルの欠陥または欠点は、ハードDC障害またはAC(結合)障害を生じさせる。典型的なDC障害は、セルと通過ワードライン(WL)との間の漏洩、ビットライン対WL漏洩、WL対基板/チャンネル漏洩、あるいはWL対WL漏洩である。典型的なAC障害は、WLまたはセンスアンプ(SA)セットへの容量結合より生じるノイズである。

【0010】多くのこのようなテストは、テスト時間、 したがってコストを下げるためには、幾本かのワードラ インを同時にアクティベートすることを要求する。1つ の例は、セルと通過WLとの間、およびBLとWLの間 の漏洩をテストするのに用いられる複数ワードライン選 択テストである。このテストに対しては、典型的に、1 本以上(すべてではない)のワードラインをハイにドラ イブし (アクティベートし) 、同時に、センスアンプ (SA) をセットする。アクティベートされたワードラ インは、延長された期間(長期間 t 285)の間、アクテ ィブに保持される。一定の欠陥に対しては、アクティベ ートされた通過ワードラインからのセル漏洩は、欠陥セ ルの記憶キャパシタ128をチャージし、これによりセ ルに記憶されたデータを変更する。また、他の種類の欠 陥に対しては、ビットライン対セル漏洩は、欠陥セルの チャージされた記憶キャパシタ128をディスチャージ し、蓄積された電荷を減少させて、欠陥セルの読取り、 したがって識別を不能にし、あるいはほとんど不能にす る。各ワードラインは、比較的長い期間アクティベート されることが必要であり、およびDRAMは非常に多数 のワードラインを有するので、テスト時間を短くするに は、テストにおいて多くのワードラインを同時にアクテ ィベートしなければならない。

【0011】他の例は、転送ゲート・ストレス・テストであり、これは、欠陥のあるセル、あるいは弱いゲート酸化物を識別するために用いられる。このテストに対しては、代表的に、すべてのワードラインはハイに、すなわち V_{μ} より大、例えば V_{pp} にドライブされ、一方、すべてのビットラインはローに、すなわちGNDにされる。すべてのワードラインが V_{pp} に、すべてのビットラインが V_{pp} になった。

【0012】多くの場合、多数のワードラインを含むテストが、記憶キャバシタ・プレート上の異常に大きなプレート電圧バウンス(bounce)によって、あるいはアレイ・ウェル電圧バウンスによって、妨害される。

これら両バウンスは、従来技術のDRAMにおける多数 ワードラインの同時切換によって生じる。これらの電圧 バウンスは、ストレス下のセルに対し異常な妨害を生じ させ、セルに記憶されたデータを破壊する。

【0013】複数のワードラインを同時にアクティベートする場合の他の問題は、IR降下によってローカルVルと減少させるワードライン短絡の高い可能性である。例えば、ワードラインがグランドに短絡されると、電源バスを経る電圧降下は、非常に重要になる。またワードライン対ワードライン短絡が発生する。このお果を生じる。しかし、従来技術のDRAMでは、欠陥ワードライン(たとえ以前に識別され、置き換えられたとしても)の選択を、前記複数ワードライン・テスト中に、避けることはできない。したがって、複数ワードラインを、さらに容易に、フレキシブルに、かつ、信頼性良くテストすることのできるRAMが要求される。

[0014]

【発明が解決しようとする課題】本発明の目的は、半導体メモリのテスト時間を軽減することにある。

【0015】本発明の他の目的は、半導体メモリのテストを簡略にすることにある。

【0016】本発明のさらに他の目的は、欠陥半導体メモリ・チップを識別するのに必要な時間を軽減することにある。

【0017】本発明のさらに他の目的は、初期の半導体 メモリ・チップのテスト・スクリーニングを簡略化する ことにある。

【0018】本発明のさらに他の目的は、RAMアレイに対し複数のワードラインを同時に選択することにある。

[0019]

【課題を解決するための手段】本発明は、ラッチ行デコーダを有するRAMである。ラッチ行デコーダは、行アドレスに応答する。行アドレスは、NORゲートおよびラッチ部分デコーダで、部分的にデコードされる。部分的にデコードされたアドレスは、ラッチ行デコーダに与えられる。このラッチ行デコーダは、行グループを選択するデコード手段と、選択された行グループを、リセットまで選択状態に保持するラッチ手段と、行グループの各々の行選択信号を個々にドライブするドライバ手段と、選択された行グループを選択解除するために、ラッチ手段をリセットするリセット手段とを備えている。ラッチ部分デコーダは、グループのどの行をドライバ手段によってドライブするかを選択する。

[0020]

【発明の実施の形態】本発明は、行デコーダを有する半導体メモリである。行デコーダは、一旦ラッチされるとリセットされるまで保持されるアドレス・イネーブル・ラッチ回路を有している。行デコーダのラッチ回路のセ

ットは、個々のアドレスを通して、複数のワードラインの各々の個々の選択をイネーブルする。センスアンプ (SA) は、複数のワードラインのうちの第1のワードラインをターンオンした後に、セットされる。リセット信号がイネーブル・ラッチ回路をリセットすると、ワードラインはローに戻され、これにより行デコーダをディスエーブルして、行デコーダを選択されない状態に戻す。

【0021】図4は、本発明によるラッチ行デコーダ200の略図である。ラッチ行デコーダ200は、各サブアレイ内に256本のワードラインを有する256Mb

DRAM内のワードライン・デコーダである。本発明 のラッチ・デコーダは、ラッチ回路202 (交差接続さ れたインバータ204,206)と、アドレス選択論理 回路 (NFET208, 210, 212) と、リセット ・デバイス (PFET214) と、ラッチ・バッファ2 16と、4個のゲート型ワードライン・ドライバ21 8,220,222,224とを有している。256本 のワードラインWL_{i,0-3} に対し、64個(i=0~63) のこのようなラッチ・デコーダ200が存在する。 【0022】ラッチ・デコーダ200は、アドレス選択 論理回路内の3個のNFET208, 210, 212を ターンオンすることによって、選択される。これらの3 個のNFET208, 210, 212は、3入力NAN Dゲートを形成し、アドレス信号A23, A45, A6 7の各々をハイにドライブすることによって、ターンオ ンされる。A23は、図5の部分デコーダ(3入力NO Rゲート) 226からの、部分的にデコードされたアド レス信号である。A45およびA67は、それぞれ、図 6の2入力NORゲート228からの部分的にデコード されたアドレス信号である。A4、A5、およびA6、 A7は、それぞれの2入力NORゲートへの入力であ り、その出力線上にA45、A67を適切に発生する。 【0023】ワードライン・アドレスビットは、01, 23,45,67と対にされており、これら対は、部分 デコーダ226, 228, 240 (図7) で、それぞれ A01, A23, A45, A67として部分的にデコー ドされる。各A23部分デコーダ226を、行冗長ディ スエーブル否定信号 (RRDN) 信号によってディスエ ーブルでき、これにより、複数のワードライン・テスト 中にも、欠陥ワードラインの選択を防止する。RRDN は、通常ローに保持され、以前に置き換えられた欠陥行 が選択されたならば、A23部分デコーダを、ディスエ ーブルのためにのみ、ハイにドライブする。これは、従 来のDRAMに固有のこれら欠陥ワードラインの選択に おける問題を回避する。各部分デコーダ入力(例えばA 2またはA3)は、真または補数であり、これらはアド レス・レシーバから得られ、A2はA2TまたはA2C のいずれか、A3はA3TまたはA3Cのいずれかであ る。16個の部分デコード信号が存在する。これらの部

分的にデコードされた信号は、以下に示すように、A01,A23,A45,またはA67によって表される。 【0024】A01=A0C1C,A0T1C,A0C1T,またはA0T1T

A23=A2C3C, A2T3C, A2C3T, または A2T3T

A45=A4C5C, A4T5C, A4C5T, または A4T5T

A67 = A6C7C, A6T7C, A6C7T, $\sharp Ett$ A6T7T

4個のワードライン・ドライバ218,220,22 2, 224の各々は、A01によって選択される。A0 1は、図7のラッチ部分デコーダ240において発生さ れる。ラッチA01部分デコーダ240は、図4の3入 カNANDゲートおよびラッチ回路と、以下の点を除い て、機能的に同じである。すなわち、リセットPFET 214およびデコードNFET208は、共通リセット 信号、すなわち入力242でのWLRESET* (*は 否定を意味する)によってドライブされる。 AOおよび A1は、それぞれ、入力244,246でゲート21 0,212に接続され、組合されてA01を発生する。 好ましくは、A01部分デコーダ240の出力217 は、レベルシフタ (図示せず) を駆動する。このレベル シフタは、順次、ワードライン・ドライバ218,22 0,222,224 (図8の250) について、A01 を出力217のVuからVuに反転しシフトする。

【0025】ワードライン・ドライバ250は、PFE T252およびNFET254により構成されている。 図8に示すように、両FET252,254のゲート は、ラッチ・バッファ216の出力217によって駆動 される。NFET254のドレイン、ソースは、ワード ライン256とグランドとの間に接続される。PFET 252のドレイン, ソースは、A01とワードライン2 56との間に接続される。行デコーダのラッチ回路20 2がリセットされると、出力217はハイになって、N FET254をターンオンし、ワードラインをローに保 持し、PFET252をターンオフし、ワードライン2 56をA01から分離する。行デコーダのラッチ回路2 02がセットされると、出力217はローとなって、N FET254をターンオフし、ワードライン256をグ ランドから分離し、PFET252をターンオンし、ワ ードライン256をA01に接続する。

【0026】このように、アドレス行デコーダのラッチ回路202は、NFET208, 210, 212をターンオンすることによりセットされ、 A_i をローにプルする。ラッチ・インバータ206は、 A_i のローを反転する。ラッチ・バッファ216は、インバータ206の出力を再反転して、すべての4個の反転ワードライン・ドライバ218, 220, 222, 22402入力にローを与える。図80各ワードライン・ドライバ218, 2

20,222,224は、その各ラッチ部分デコーダ240からの各ゲート入力A0C1C,A0T1C,A0C1TまたはA0T1Tがハイにドライブされると、ワードラインをハイにドライブする。行デコーダのラッチ回路202は、一旦セットされると、リセット信号PREがローにドライブされるまでセットされたままであり、PFET214をターンオンし、ラッチ回路202をリセットする。

【0027】各WLは、その各ワードライン・ドライバによって、ハイまたはローにアクティブに保持される。したがって、従来技術のRAMにおいて選択されなかったワードラインをローにクランプすることが要求されたWLラッチ回路は、本発明によって、取り除かれる。さらに、デコーダがイネーブルされると、4個のWLが同時に部分的に選択される。

【0028】本発明のラッチ行デコーダを有するRAMについては、5モードの動作が存在する。さらに、通常のランダム・アクセス・モードの外に、4つのテストモードがある。これらのテストモードは、長期間 t_{RAS} W L妨害モード、トグルW L妨害モード、転送ゲート・ストレス・モード、W L ストレス・モードである。

【0029】図9は、ランダム・アクセス・モードの動 作のタイミング図である。待機中、部分的にプリデコー ドされたアドレスA23, A45, A67、およびリセ ット信号PREはローであり、デコーダ・ノードA;を Vinにプリチャージする。部分的にプリデコードされた アドレスA01は、またローであり、したがって、25 6本のすべてのワードラインW $L_{i,0-3}$ である。アレイ ・アクセスは、RAS*がローになるとき開始する。選 択されたサブアレイのリセット信号PREが立上り、デ コーダ・リセットをディスエーブルする。次に、部分的 にデコードされた各アドレス(例えば、A2C3C、A 4 C 5 C, A 6 C 7 C) の1つが立上る。その結果、6 4個のデコーダから1つのデコーダA; (A_a) がロー にプルされて、そのラッチ回路をセットする。ラッチ回 路のセットは、256本のワードラインのうちの4本の グループ (すなわちWL 1.03) を部分的に選択する。こ のグループのうちの1本のワードラインは、部分的にプ リデコードされたアドレスA01(例えばA0C1C) の1つが立上ることによって選択される。このようにし て、選択されたワードライン(WL0,0)は、ハイにド ライブされる。センスアンプは、通常にセットされる。 【0030】アレイがアクセスされた後に、すべてのプ リデコードされた信号A01, A23, A45, A67 およびPREは、RAS* が立上るときにローにリセッ トされる。リセットの際、以前にセットされたラッチ回 路は、リセット信号PREのローによってリセットさ れ、 A_i はPFET214を経て V_{pp} にプルされる。ま た、以前に選択されたWL(すなわちWL。)はローに 戻される。

【0031】好適な実施例のラッチ行デコーダによるRAMのテストは、従来技術によるRAMのテストに対してかなり改善されている。本発明の利点を容易に理解させるために、複数ワードライン・テストのタイミング図を、従来技術のRAMと、図4~図8のラッチ行デコーダによるRAMとについての上記各テストに対して示す。

【0032】図10は、従来技術の複数のワードラインの長期間 t_{MS} 妨害テストに対するタイミング図である。この従来技術のテストにおいては、 RAS^{\dagger} が立下ると、64本のワードラインW $L_{i,0}$ が同時にハイにドライブされる。センスアンプは、その直後にセットされる。アクティベートされたワードライン上のすべてのセルは、同時にターンオンされ、検出される。この同時セル切換は、セルのプレート電圧および V_{pp} にノイズを誘導する。ノイズ電流と V_{pp} およびプレート上の抵抗とは、テストを妨害し、この従来技術RAMについてのテストの信頼性を減少させる。

【0033】これとは対照的に、図11は、本発明によ る長期間 tas 妨害テストに対するタイミング図であ る。このテストでは、ラッチ行デコーダ回路は、連続的 に選択され、ラッチされて、ラッチされたデコーダが1 対4選択ワードラインのグループをイネーブルする。こ のテストでは、センスアンプは、第1のWLが選択され た後に、セットされる。RAMをさらにストレスするに は、電圧Vnaをプリチャージすることによって、ビッ トラインを、ピットライン等化器を経て接地 (GND) することができる。これは、64個のすべてのデコーダ が選択され、ラッチされた後に、行われる。選択される ワードラインの数およびそれらのアクティベーション・ シーケンスは、テスタにおいて外部的に選択される。ま た、セット信号PREは、テスタによって外部制御され るので、テスタはラッチ回路を独立にリセットする。し たがって、アクティベートされたワードラインおよびセ ットされたセンスアンプの数は、このテストにおける各 連続選択中は、通常のランダム・アクセスと同じである ので、(すなわち、ワードライン, ピットライン, セン スアンプの通常の数は、切り換えられる)、このテスト は、通常の読取りまたは書込み程度に信頼でき、従来技 術よりもかなり改善されている。

【0034】長期間 t_{RAS} 妨害テストの始めに、チップがイネーブルされると(RAS* がロー)、リセット信号PREは立上り、ハイに保持されて、 A_i デコーダのラッチ回路リセットをディスエーブルする。続いて、部分的にデコードされたアドレス(例えば、A2C3C, A4C5C, A6C7C)は、ランダム・アクセス・モードにおけるように立上る。その結果、64個のデコーダのうちの1つのデコーダ A_i (例えば A_0)がローにブルされ、ラッチされる。このセット・ラッチは、256本のワードラインから4本を、この例では $WL_{0,0}$ を

選択する。部分的にプリデコードされたワードライン・ ドライバ・アドレスA01のうちの1つ(A0C1Сの ような)が立上り、4個の部分的に選択されたワードラ イン・ドライバのうちの1個をイネーブルする。このド ライバは、ワードラインWL_{0.0}をハイにドライブす る。したがって、通常のランダム・アクセスに関して、 センスアンプが通常にセットされる。長期間tansワー ドライン妨害テスト中のこの最初のアクセスの後に、R AS* がハイのときでさえも、リセット信号PREはハ イに保持されるので、選択されたワードラインは、選択 されたままである。各連続するRASサイクルでは、部 分的にデコードされたアドレス (例えば、A2T3C, A 4 C 5 C, A 6 C 7 C) が立上ると、他のラッチ回路 がセットされる。各ラッチ回路がセットされると、他の グループのワードライン・ドライバは、部分的に選択さ れ、したがって、他のワードラインがドライブされる。 以前にセットされたラッチ回路はセットされたままであ り、既にアクティブなワードラインは、アクティブのま まである。このシーケンスは、すべてのワードライン・ デコーダがイネーブルされるまで、すなわちテストが終 了するまで繰り返される。

【0035】テストが終了すると、アクティブなワード ラインは、初めにA01をローにプルすることによっ て、リセットされる。 A01レベルシフタは、それぞ れ、通常動作において1本のWLをチャージおよびディ スチャージするように構成されているので、リセット中 の瞬時グランド電流は、これらレベルシフタによって制 限される。各レベルシフタは、選択されたワードライン の主要部をディスチャージする。したがって、A01が ローにプルされると、ワードライン・ドライバ218, 220, 222, 224によってワードラインをディス チャージする。ワードラインがV₁₀に低下すると、ディ スチャージは停止する。リセット信号PREが立下る と、ラッチ・ノードA_iがV_mにプルされるので、ラッ チ回路はリセットされる。ラッチ回路のリセットは、行 デコーダをリセットし、残りのワードラインの電圧(V to) を、NFET254を経てグランドにディスチャー ジする。最後に、センスアンプが通常にリセットされ

【0036】この長期間 t_{RAS} 妨害テストは、選択されたワードラインあたり1つのRASサイクル (\leftrightarrows 100 ns)を必要とする。しかし、テスト時間は、セルの保持時間 (256ms) よりもかなり短く、1000回のRASテスト・サイクルも可能である。

【0037】図12は、本発明によるトグル複数ワードライン妨害テストのタイミング図である。このテストでは、各ラッチ行デコーダは、連続的に選択され、このテストに対しては、WLRESET*はRAS*によりトグルされ、続いてA01をトグルする。各デコーダのラッチ回路がセットされると、それはセットされたままに

保持される。したがって、イネーブルされたワードラインは、RAS¹ですべてトグルされる。センスアンプは、最初のラッチ回路がセットされるとセットされ、あるいはトグルされたワードラインによってセットおよびリセットされる。長期間 tans 妨害テストについては、ワードライン・グループ・サイズおよびアクティベーション・シーケンスは、テスタにおいて外部制御される。非常に多くのワードラインを同時にトグルする故に、Vppノイズを考慮するならば、同時にトグルする(選択される)ワードラインを、テスタによって減らすことができる。

【0038】図13は、従来技術の転送ゲート・ストレ ス・テストのタイミング図である。このDCテストで は、サブアレイ内の256本すべてのワードラインが、 同時に選択され、ハイにドライブされる。ワードライン のドライブと同時に、ビットライン・プリチャージ電圧 V_mは、接地される。この従来技術テストは、同時切 換、特にグランド・バウンスによって、妨害される。 【0039】図14は、本発明による転送ゲート・スト レス・テストのタイミング図である。このテストでは、 4つのすべてのA01信号はハイに保持され、イネーブ ルされた行デコーダの4つのすべてのドライバをイネー ブルする。RAS*, PRE, A23, A45, A67 は、トグルされて、行デコーダのラッチ回路を連続的に セットする。4本のワードライン(WLina)の各グ ループは、連続的にイネーブルされ、4本のすべてのワ ードラインはハイにドライブされる。このテストでは、 図13の従来技術のテストのように、センスアンプはセ ットされない。その代わりに、ビットラインは、 V_{pre} を接地することによって、ビットライン等化器を経て接 地 (GND) される。また、欠陥ワードラインはディス エーブルされて、従来技術のDRAMにおいて生じる短 絡を経るV。。降下を避けることによって、テストの信頼 性をかなり改善する。

【0040】図15は、本発明によるワードライン・ス トレス・テストのタイミング図である。このテストは、 転送ゲート・ストレス・テストに類似している。しか し、交互するワードラインは、4つのA01信号の代わ りに2つの信号(例えば、AOC1CおよびAOC1 T) によって選択的にアクティベートされる。このテス トでは、交互するワードラインは、ハイ (V_n) および ロー(GND)にされ、隣接するワードライン間に最大 の電界を与える。WL間の短絡を、このテスト中にワー ドライン間で識別でき、あるいは形成することができ る。したがって、RAS*, PRE, A23, A45, A 6 7 は、長期間 t pas ワードライン妨害テスト(図 1 0) におけるように、トグルされる。ラッチ回路は連続 的にセットされ、各ラッチ回路がセットされると、交互 するワードライン(例えば、W_{i.}』およびL_{i.}2)が選 択されて、連続的にドライブされる。ワードラインは、

一旦アクティベートされるとアクティブに留まって、最終的に、ハイ/ローの交互するワードライン・パターンが生成される。

【0041】これら4つのテストについて、冗長制御信号PRDNによって部分アドレスをゲートすることによって、あるいは、フューズ・プログラミングの前に、テスタにおいてアドレスをマスクすることによって、既知の欠陥ワードラインをディスエーブルすることができる。前述したように、従来技術のRAMでは、テストに、すべてのワードラインが同時に切り換わった。しい、好適なラッチ行デコーダは、ワードラインのすべてあるいは多数を、徐々に選択することを可能にするので、ワードラインの一部のみが、RASテスト・サイクル中に、選択されたサンアレイにおいて切り換わる。したがって、 V_{pp} ライン・ノイズが最小となり、外部 V_{pp} 電源の必要性を排除する。

【0042】また、WL妨害テスト中のビットライン検出により生じるプレート・カップリング・ノイズは、最少となる。というのは、センスアンプは、第1のワードラインが選択された後に、セットされるからである。したがって、ビットラインは、最初のワードラインからのデータに応答してドライブされるので、定常状態に保持される。さらに、本発明のデコーダによれば、2個以上のデコーダがイネーブルされた後に、複数ワードラインの同時ディスチャージにより生じるかもしれない、切換電流誘導グランド・バウンスは、テスト中のビットラインおよびワードライン切換を減少させることによって、減少する。

【0043】さらに、テスタは、アクティブ・ワードラインの数,それらの選択,それらのアクティベーション・シーケンスを制御することができる。したがって本発明は、重要なテスト・モード・フレキシビリティを有している。既知の欠陥ワードラインを置き換えるヒューズ・プログラミングの前に、テスタは前のテスト結果を使って、既知の不良行アドレスを見つけることができる。また、欠陥ワードラインを識別し置き換えた後に、欠降ワードラインは、冗長比較信号で行デコーダ選択信号でゲートすることによって、バイパスされる。したがって、行アドレスが置き換えられたWLに一致するない。【0044】最後に、このラッチ・デコーダを有すするアレイを、すべてのワードライン、または延長された期間にわたってアクティブな交互ワードラインによって、バ

【0045】まとめとして、本発明の構成に関して以下の事項を開示する。

ーン・インまたは信頼性解析することができる。

(1) 行アドレスに応答する行デコーダにおいて、行グループを選択するデコード手段と、前記選択された行グループを、リセットまで選択状態に保持するラッチ手段

と、前記行グループの各々の行選択信号を個々にドライ ブするドライバ手段と、前記選択された行グループを選 択解除するために、前記ラッチ手段をリセットするリセ ット手段と、を備える行デコーダ。

- (2) 前記デコード手段は、3入力NANDゲートである、上記(1) に記載の行デコーダ。
- (3) 前記ラッチ手段は、1 対の交差結合インバータである、上記(1) に記載の行デコーダ。
- (4)前記行グループは、4本の行であり、前記リセット手段はPFETである、上記(1)に記載の行デコーダ。
- (5) 行冗長ディスエーブル信号に応答して、前記行グループの選択をディスエーブルする手段を、さらに備える上記(1)に記載の行デコーダ。
- (6) 前記行選択信号は、ラッチ部分デコーダから発生され、前記ラッチ部分デコーダは、前記ラッチ手段とは無関係にリセットされる、上記(1) に記載の行デコーダ。
- (7) メモリ・アレイを備え、前記メモリ・アレイは、行および列で配列され、前記行の少なくとも1つのグループは、上記(1)に記載の行デコーダによって選択され、ドライブされる、DRAM。
- (8) 行アドレスに応答する行デコーダにおいて、行グループを選択するデコード手段と、行冗長ディスエーブル信号に応答して、前記行グループの選択をディスエーブルする手段と、前記選択された行グループを、リセットまで選択状態に保持するラッチ手段と、前記行グループの各々の行選択信号を個々にドライブするドライバ手段と、前記選択された行グループを選択解除するために、前記ラッチ手段をリセットするリセット手段とを備え、前記行選択信号は、ラッチ部分デコーダから発生され、前記ラッチ部分デコーダは、前記ラッチ手段とは無関係にリセットされる、行デコーダ。
- (9)メモリ・アレイを備え、前記メモリ・アレイは、行および列で配列され、行アドレスに応答する行デコーダを有する、DRAMにおいて、行グループを選択するデコード手段と、前記選択された行グループを、リセットまで選択状態に保持するラッチ手段と、前記行グループの各々の行選択信号を個々にドライブするドライバ手段と、前記選択された行グループを選択解除するために、前記ラッチ手段をリセットするリセット手段と、を備えるDRAM。
- (10)前記デコード手段は、3入力NANDゲートである、上記(9)に記載のDRAM。
- (11) 前記ラッチ手段は、1対の交差結合インバータである、上記(9) に記載のDRAM。
- (12) 前記行グループは、4本の行であり、前記リセット手段はPFETである、上記(9) に記載のDRAM。

【図面の簡単な説明】

【図1】従来技術のRAMアレイの略図である。

【図2】RAMサブアレイのトランジスタ・レベルでの 同路図である。

【図3】図2の回路の動作を説明するためのタイミング 図である。

【図4】本発明の実施例によるラッチ付き行デコーダの 略図である。

【図5】本発明の実施例による部分アドレス・デコーダ の略図である。

【図6】本発明の実施例による部分アドレス・デコーダ の略図である。

【図7】本発明の実施例によるラッチ付き部分アドレス ・デコーダの略図である。

【図8】本発明の実施例によるワードライン・ドライバの略図である。

【図9】図4のラッチ付き行デコーダを有するRAMの通常のランダム・アクセスのタイミング図である。

【図10】従来の複数ワードライン選択テストのタイミング図である。

【図11】本発明の最初のワードライン選択(長期間t RAS 妨害)テストのタイミング図である。

【図12】本発明のトグルされたワードライン妨害テス

トのタイミング図である。

【図13】従来技術の転送ゲート・ストレス・テストの タイミング図である。

【図14】本発明の転送ゲート・ストレス・テストのタイミング図である。

【図15】本発明の好適な実施例のワードライン・ストレス・テストのタイミング図である。

【符号の説明】

100 DRAMチップ

102,104 冗長ピットライン

106 サブアレイ

112,118 ワードライン

120,122 セル

124, 126 ビットライン

140 センスアンプ

200 ラッチ行デコーダ


202 ラッチ回路

218, 220, 222, 224 ゲート・ワードライン・ドライバ


226,228,240 部分デコーダ


250 ワードライン・ドライバ


【図1】



【図2】



















【図12】




[図14]







【図15】



フロントページの続き

(72)発明者 ヒング・ウォングアメリカ合衆国 06850 コネティカット州 ノアウォーク #54 ベッドフォードアヴェニュー 11